

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.

[0001] Die vorliegende Erfindung betrifft ein Verfahren zur Sicherung eines Sicherheitsdatenspeichers sowie einen Sicherheitsprozessor mit einem solchen Sicherheitsdatenspeicher. Hierbei ist unter dem Begriff "Sicherheitsdatenspeicher" jeder Datenspeicher zu verstehen, der sicherheitsrelevante Daten enthält, die vor einem unbefugten Zugriff geschützt werden müssen.

[0002] Derartige Sicherheitsprozessoren mit Sicherheitsdatenspeichern befinden sich insbesondere in Chipkarten und Chipkarten-Terminals, die dazu dienen, eine datentechnische Verbindung zu einer Chipkarte herzustellen. Da auf den Chipkarten die sicherheitsrelevanten Daten codiert abgespeichert sind, muß der Sicherheitsprozessor im Besitz der richtigen Schlüssel sein, um die Daten der Chipkarte verarbeiten zu können. Diese Schlüssel sind in einem Sicherheitsdatenspeicher abgelegt. Um zu verhindern, daß Unbefugte in den Besitz dieser Schlüsseldaten gelangen und damit Mißbrauch betreiben können, sind spezielle Maßnahmen erforderlich.

[0003] Aus der Praxis ist bereits das EFTPOS-Terminal der Anmeldeinrichtung bekannt. Bei diesem Terminal wird das gesamte Sicherheitsmodul mit dem Sicherheitsprozessor einschließlich Display, Tastatur und Meßköpfen als eine Einheit vergossen. Innerhalb der Vergußmasse befindet sich ein Lichtsensor. Sobald von diesem Lichtsensor ein Lichteinfall detektiert wird, werden automatisch vom Sicherheitsprozessor die im Sicherheitsdatenspeicher gespeicherten sicherheitsrelevanten Daten gelöscht. Ein unautorisierte Eingriff von außen würde das Terminal zwar funktionsuntüchtig machen, jedoch wäre ein Auslesen der sicherheitsrelevanten Daten nicht mehr möglich.

[0004] In der EP 0 408 456 B2 wird eine Chipkarte beschrieben, deren Mikroschaltung gegen Eingriffe durch mehrere Sensoren geschützt ist, welche einen sogenannten Vorzwangszustand aufweisen. Diese Sensoren reagieren auf mechanische Verformungen. Es sind mehrere Sensoren innerhalb der Chipkarte verteilt, um die gesamte Chipkarte auf Angriffe hin zu überwachen.

[0005] Diese bisher bekannten Sicherheitsmaßnahmen sind zwar zuverlässig, jedoch ist es bisher nicht möglich, nach dem Ansprechen eines Sensors, d.h. nach einem erfolgten Angriff, Informationen darüber zu erhalten, wie der Angriff erfolgt ist.

[0006] Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zur Sicherung eines Sicherheitsdatenspeichers bzw. einen Sicherheitsprozessor mit einem Sicherheitsdatenspeicher anzugeben, bei dem nach einem erfolgten Angriff Informationen über die Art und den Ort des Angriffs gewonnen werden können.

[0007] Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 bzw. durch einen Sicherheitsprozessor gemäß Anspruch 10 gelöst.

[0008] Durch die permanente Überwachung der

Sensoren, wobei ständig die Zustandsdaten der Sensoren abgespeichert werden, wird ein Protokoll aufgezeichnet, anhand dessen nach einem Angriff nachvollzogen werden kann, wie sich die Zustände der einzelnen Sensoren vor dem signalisierten Angriff verändert haben.

[0009] Bei den Sensoren kann es sich hierbei um beliebige Sensoren handeln, die an den verschiedensten Orten unterschiedliche Parameter wie Temperatur, Druck, Licht, Radioaktivität, Röntgenstrahlen, Elektronenstrahlen oder dergleichen registrieren. Anhand dieses Protokolls können dann Aufschlüsse darüber gewonnen werden, auf welche Weise und in welchem räumlichen Bereich ein Angriff erfolgt ist. Diese Daten können zum einen dabei helfen, die Ursache des Angriffs zu klären. Zum anderen können sie bei der Fortentwicklung der Sicherheitstechnik nützlich sein.

[0010] Vorzugsweise werden die Zustandsdaten der Sensoren von der Datenaufzeichnungseinrichtung zyklisch in einem überschreibbaren Speicher abgelegt, das heißt, es wird nur jeweils eine bestimmte Anzahl von zeitlich zurückliegenden Datensätzen gespeichert.

[0011] Im Prinzip können die Zustandsdaten hierbei direkt in einen nichtflüchtigen Speicher abgelegt werden. Ebenso können die Zustandsdaten prinzipiell auch in einem flüchtigen Speicher abgelegt werden, dessen permanente Spannungsversorgung in jeder Situation sichergestellt ist.

[0012] Vorzugsweise erfolgt die zyklisch Abspeicherung der Zustandsdaten zunächst in einen flüchtigen Zwischenspeicher und die Daten werden dann bei Signalisieren eines Angriffs vom Zwischenspeicher in einen nichtflüchtigen Endspeicher übertragen. Zusätzlich werden vorteilhafterweise beim Signalisieren eines Angriffs die Zustandsdaten der Sensoren bzw. zumindest des einen Sensors, der den Angriff signalisiert, direkt in den Endspeicher abgelegt.

[0013] Bei einem besonders zeitlich ökonomischen Ausführungsbeispiel mit gleichzeitig geringem Speicherplatzbedarf werden die Zustandsdaten der Sensoren zur permanenten Protokollierung an einen Analog/Digital-Wandler weitergeleitet, welcher die analogen Zustandsdaten zur Speicherung im flüchtigen Zwischenspeicher digital codiert. Erst beim Signalisieren eines Angriffs werden die Zustandsdaten der Sensoren bzw. des Sensors, der den Angriff signalisiert hat, direkt in den Endspeicher abgespeichert, ohne zuvor den Analog/Digital-Wandler und den Zwischenspeicher zu durchlaufen.

[0014] Da damit gerechnet werden muß, daß ein Angriff erst nach einem Unterbrechen der Versorgungsspannung erfolgt, ist der Sicherheitsprozessor mit einem Batteriepuffer versehen. Unter Batterie ist in diesem Sinne selbstverständlich auch ein wiederaufladbarer Akkumulator zu verstehen. Mit dieser Batterie wird die Spannungsversorgung der Sensoren bzw. des Sicherheitsdatenspeichers bzw. der übrigen zur Durchführung des Verfahrens benötigten Bauteile, beispiels-

weise der Sensorauswerteeinrichtung und der Datenaufzeichnungseinrichtung, zumindest solange aufrechterhalten, bis die sicherheitsrelevanten Daten im Sicherheitsspeicher gelöscht sind und die Aufzeichnung der Sensordaten bzw. die Übertragung der Sensordaten von dem Zwischenspeicher in den Endspeicher abgeschlossen ist.

[0015] Um sicherzustellen, daß zumindest die wichtigsten und kritischsten Funktionen auch dann durchgeführt werden, wenn aufgrund der ausbleibenden Versorgungsspannung und einer zu geringen Batteriespannung das vorgesehene Verfahren nicht vollständig durchgeführt werden kann, wird nach einem erfolgten Angriff folgende Reihenfolge eingehalten:

[0016] Zunächst werden die sicherheitsrelevanten Daten im Sicherheitsspeicher gelöscht. In einem zweiten Schritt werden dann die aktuellen Zustandsdaten, zumindest des Sensors, der den Angriff signalisiert hat, in den Endspeicher direkt abgelegt. Anschließend werden die im Zwischenspeicher enthaltenen Zustandsdaten in den Endspeicher übertragen. Beim Übertragen der Zustandsdaten vom Zwischenspeicher in den Endspeicher wird eine zeitlich rückwärtige Reihenfolge eingehalten, d.h.; es werden zunächst die jüngsten Zustandsdaten in den Endspeicher übertragen und zum Schluß die ältesten Zustandsdaten, damit das Protokoll möglichst aktuell ist.

[0017] Wie bereits oben beschrieben, finden derartige Sicherheitsprozessoren einen Hauptanwendungsbereich innerhalb von Chipkarten-Terminals. Selbstverständlich ist die Erfindung aber nicht auf diesen Bereich beschränkt. Das erfindungsgemäße Verfahren bzw. ein entsprechender Sicherheitsprozessor kann überall eingesetzt werden, wo es darum geht, sicherheitsrelevante Daten vor unbefugtem Zugriff zu schützen.

[0018] Die Erfindung wird im folgenden unter Hinweis auf die beigefügten Zeichnungen anhand eines Ausführungsbeispiels näher erläutert. Die dort dargestellten Merkmale können nicht nur in den genannten Kombinationen, sondern auch einzeln oder in anderen Kombinationen erfindungswesentlich sein. Es zeigen:

Fig. 1 in schematisches Blockschaltbild der funktionellen Anordnung der Sensorauswerteeinrichtung und der Datenaufzeichnungseinrichtung innerhalb des Sicherheitsprozessors,

Fig. 2 in schematisches Blockschaltbild der Sensorauswerteeinrichtung und der Datenaufzeichnungseinrichtung.

[0019] Der in den Figuren dargestellte erfindungsgemäße Sicherheitsprozessor weist mehrere Sicherheitssensoren 2 auf. Die verschiedenen Sensoren 2 sind in Fig. 1 als ein gemeinsamer Block dargestellt. Es kann sich hierbei um unterschiedlichste Sensortypen

handeln, beispielsweise um Lichtsensoren, Thermosensoren oder um Sensoren, die auf mechanische Verformungen oder Erschütterungen reagieren.

[0020] Die Signale dieser Sensoren 2 werden unverändert, das heißt, in analoger Form, einerseits über die Leitungen 9 an die Datenaufzeichnungseinrichtung 6 und andererseits über die Abzweigung 10 an die Sensorauswerteeinrichtung 5 weitergeleitet.

[0021] Die Datenaufzeichnungseinrichtung bzw. -schaltung 6 weist an ihrem einen Eingang, auf den über die Leitung 9 die analogen Sensorsignale übermittelt werden, einen Analog/Digital-Wandler 7 auf, der die Sensorsignale digitalisiert. Diese digitalen Sensorsignale werden dann an einen oft überschreibbaren, flüchtigen Zwischenspeicher 3 weitergeleitet und dort zyklisch abgespeichert. Das heißt, es wird zunächst der erste Sensordatensatz, dann der zweite Sensordatensatz usw. abgespeichert, bis der Zwischenspeicher 3 mit n Sensordatensätzen vollständig belegt ist. Mit dem n+1 Datensatz wird dann wiederum der älteste Datensatz, das heißt, der Sensordatensatz 1, überschrieben. Auf diese Weise werden immer die letzten n Datensätze abgespeichert, so daß zu jedem Zeitpunkt ein Protokoll über einen bestimmten, zeitlich zurückliegenden Zeitraum vorliegt.

[0022] Gleichzeitig werden die Sensorsignale innerhalb der Sensorauswerteeinrichtung bzw. -schaltung 5 dahingehend ausgewertet, ob eines der Sensorsignale einen vorgegebenen Schwellenwert unterschreitet oder überschreitet. Die Schwellenwerte können für die einzelnen Sensoren 2 frei eingestellt werden, um so die Empfindlichkeit der gesamten Sicherheitsschaltung zu verändern.

[0023] Wird die Überschreitung bzw. Unterschreitung eines Schwellenwerts signalisiert, so wird dieses als ein Angriff auf den Sicherheitsprozessor gesehen. In diesem Fall wird von der Sensorauswerteeinrichtung 5 über die Reset-Leitung 13 der relevante Bereich im Sicherheitsspeicher 1 aktiv gelöscht. Gleichzeitig wird an den Analog/Digital-Wandler 7 und an den Zwischenspeicher 3 über die Leitung 12 ein Stop-Befehl gegeben, mit dem die weitere Digitalisierung der Sensorsignale und deren Abspeicherung im Zwischenspeicher gestoppt wird. Außerdem werden die Sensorsignale über die Leitung 11 zur Datenaufzeichnungseinrichtung 6 weitergeleitet und dort in einen nichtflüchtigen Endspeicher 4 als Sensor-Schalt-Daten direkt eingeschrieben (Fig. 2).

[0024] Anschließend wird innerhalb der Datenaufzeichnungseinrichtung 6 automatisch der Inhalt des Zwischenspeichers 3 in den nichtflüchtigen Endspeicher 4 gespiegelt, d.h. kopiert. Dieser Kopiervorgang erfolgt bezüglich des Alters der Datensätze zeitlich rückwärts. Das heißt, es wird zuerst von allen Sensoren 2 das letzte Byte, dann das vorletzte Byte usw. aufgezeichnet. Hierbei werden die Daten des Sensors zuerst übertragen, der den Angriff signalisiert hat.

[0025] Bei einer erneuten Inbetriebnahme des

Sicherheitsprozessors nach einem Angriff kann dann die CPU des Sicherheitsprozessors über den internen Bus den Endspeicher 4 auslesen und so die gewünschte Information herausfiltern.

[0026] Vor dem nächsten Einsatz, d. h. dem erneuten Scharfstellen der Sensoren 2, wird dann nach dem Auslesen der Endspeicher 4 wieder gelöscht, damit im Falle eines neuen Angriffs nur die aktuellen Sensorzustände darin enthalten sind.

[0027] Um im Falle eines Angriffs bei unterbrochener Versorgungsspannung den Ablauf der Sicherheitsfunktionen zu gewährleisten, wird der Sicherheitsprozessor neben der Versorgungsspannung VCC mit einer Batteriespannung VBAT versorgt. Hierzu wird sowohl die Versorgungsspannung VCC als auch die Batteriespannung VBAT an eine Spannungsauswahleinrichtung bzw. -schaltung 8 des Sicherheitsprozessors angelegt. Diese Spannungsauswahleinrichtung 8 überwacht ständig die Versorgungsspannung VCC und sorgt dafür, daß beim Abfall der Versorgungsspannung VCC unter einen Minimalwert automatisch die maßgeblichen Bauelemente mit der Batteriespannung VBAT weiter versorgt werden. Die Sensoren 2 können zum Teil auch direkt permanent mit Batteriespannung VBAT versorgt werden.

[0028] Durch die oben genannte spezielle Reihenfolge der einzelnen Funktionsschritte ist dafür gesorgt, daß auch bei einem Zusammenbruch der Batteriespannung VBAT, d. h. wenn die Batteriespannung VBAT unter einen Minimalwert abfällt, mit großer Wahrscheinlichkeit zumindest die Löschung der sicherheitsrelevanten Daten gewährleistet ist und außerdem die Informationen entsprechend ihrer Wichtigkeit für die spätere Auswertung bevorzugt erhalten bleiben.

Patentansprüche

1. Verfahren zur Sicherung eines Sicherheitsdatenspeichers (1), bei dem eine äußere Einwirkung auf ein Bauteil, welches den Sicherheitsdatenspeicher (1) enthält, von Sensoren (2) detektiert wird, wobei durch Unter- oder Überschreiten eines Schwellenwerts an einem der Sensoren (2) ein Angriff signalisiert wird, aufgrund dessen der Inhalt des Sicherheitsdatenspeichers (1) zumindest teilweise gelöscht wird, **dadurch gekennzeichnet**, daß der Zustand der Sensoren (2) permanent überwacht wird und die Zustandsdaten der Sensoren (2) aufgezeichnet werden.
2. Verfahren nach Anspruch 1, **dadurch gekennzeichnet**, daß die Zustandsdaten der Sensoren (2) zyklisch in einem überschreibbaren Speicher (3) abgelegt werden.
3. Verfahren nach Anspruch 1 oder 2, **dadurch gekennzeichnet**, daß die Zustandsdaten der Sensoren (2) in einem nichtflüchtigen Speicher (4)

abgelegt werden.

4. Verfahren nach einem der Ansprüche 1 bis 3, **dadurch gekennzeichnet**, daß die Zustandsdaten der Sensoren (2) in einem flüchtigen Zwischenspeicher (3) abgelegt und bei Signalisieren eines Angriffs die im Zwischenspeicher (3) enthaltenen Zustandsdaten in einen nichtflüchtigen Endspeicher (4) übertragen werden.
5. Verfahren nach Anspruch 4, **dadurch gekennzeichnet**, daß bei Signalisieren eines Angriffs zumindest die Zustandsdaten des Sensors, der den Angriff signalisiert, direkt in dem Endspeicher (4) abgelegt werden.
6. Verfahren nach Anspruch 5, **dadurch gekennzeichnet**, daß die Zustandsdaten in dem Zwischenspeicher (3) digital codiert abgelegt werden und die bei einem signalisierten Angriff erfolgende direkte Speicherung der Zustandsdaten in dem Endspeicher (4) analog erfolgt.
7. Verfahren nach einem der vorstehenden Ansprüche, **dadurch gekennzeichnet**, daß bei einem Zusammenbruch der Versorgungsspannung (VCC) die Spannungsversorgung der Sensoren (2) und/oder des Sicherheitsdatenspeichers (1) und/oder weiterer zur Durchführung des Verfahrens benötigter Bauelemente (3, 4, 5, 6, 7) eine bestimmte Zeitspanne mit einer Batterie aufrecht erhalten wird.
8. Verfahren nach einem der Ansprüche 5 bis 7, **dadurch gekennzeichnet**, daß nach dem Signalisieren eines Angriffs zunächst der Inhalt des Sicherheitsdatenspeichers (1) gelöscht wird, dann die aktuellen Zustandsdaten zumindest des Sensors, der den Angriff signalisiert, in dem Endspeicher (4) abgelegt werden und anschließend die im Zwischenspeicher (3) enthaltenen Zustandsdaten in den Endspeicher (4) übertragen werden.
9. Verfahren nach einem der vorstehenden Ansprüche, **dadurch gekennzeichnet**, daß die im Zwischenspeicher (3) abgelegten Zustandsdaten in umgekehrter zeitlichen Reihenfolge bezüglich ihres Alters in den Endspeicher (4) übertragen werden, wobei zuerst die Zustandsdaten des Sensors, der den Angriff signalisiert, übertragen werden und dann die Zustandsdaten der übrigen Sensoren.
10. Sicherheitsprozessor mit einem Sicherheitsdatenspeicher (1) und mit Sensoren (2) zur Detektion von äußeren Einwirkungen auf den Sicherheitsprozessor und/oder den Sicherheitsdatenspeicher (1) und mit einer Sensorauswerteeinrichtung (5), die bei Überschreiten eines Schwellenwerts an einem der

Sensoren (2) den Inhalt des Sicherheitsdatenspeichers (1) zumindest teilweise löscht, **gekennzeichnet durch** eine Datenaufzeichnungseinrichtung (6) welche permanent die Zustandsdaten der Sensoren (2) in einem Speicher (3) aufzeichnet. 5

11. Sicherheitsprozessor nach Anspruch 10, **gekennzeichnet durch** einen überschreibbaren Speicher (3), in dem die Datenaufzeichnungseinrichtung (6) die Zustandsdaten der Sensoren (2) zyklisch ablegbar sind. 10
12. Sicherheitsprozessor nach Anspruch 10 oder 11, **gekennzeichnet durch** einen nichtflüchtigen Speicher (4) für die Zustandsdaten. 15
13. Sicherheitsprozessor nach einem der Ansprüche 10 bis 12, **gekennzeichnet durch** einen flüchtigen Zwischenspeicher (3), in dem die Zustandsdaten der Sensoren (2) permanent abgelegt werden, und einen nichtflüchtigen Endspeicher (4), in den bei Signalisieren eines Angriffs die im Zwischenspeicher (3) enthaltenen Zustandsdaten übertragen werden. 20 25
14. Sicherheitsprozessor nach Anspruch 14, **gekennzeichnet durch** einen Analog/ Digital-Wandler (7), welcher die analogen Zustandsdaten vor dem Speichern digital codiert. 30
15. Sicherheitsprozessor nach Anspruch 13 oder 14, **dadurch gekennzeichnet**, daß die Sensorauswerteeinrichtung (5) mit dem Endspeicher (4) verbunden ist und bei Signalisieren eines Angriffs zumindest die Zustandsdaten des Sensors, der den Angriff signalisiert, direkt in dem Endspeicher (4) ablegt. 35
16. Sicherheitsprozessor nach einem der vorstehenden Ansprüche, **gekennzeichnet durch** eine Batterie, welche bei einem Zusammenbruch der Versorgungsspannung (VCC) die Spannungsversorgung der Sensoren (2) und/oder des Sicherheitsdatenspeichers (1) und/oder der Sensorauswerteeinrichtung (5) und/oder der Datenaufzeichnungseinrichtung (6) und/oder der Speicher (3,4) für die Zustandsdaten der Sensoren (2) eine bestimmte Zeitspanne lang aufrecht erhält. 40 45 50
17. Chipkarten-Terminal mit einem Sicherheitsprozessor nach einem der Ansprüche 10 bis 16. 55




Fig. 1




Fig 2